找回密码
 注册

扫一扫,访问微社区

10月20日深圳站--EDA365电子硬件研讨会
查看: 280|回复: 9
打印 上一主题 下一主题

想听听大家如何看待如何避免晶振的谐波辐射问题(晶振布局位置、芯片供电电压、电...

[复制链接]

三级会员(30)

Rank: 3Rank: 3Rank: 3

跳转到指定楼层
1#
发表于 2019-9-30 15:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
: f( f! _3 }9 v7 G( g; f
想听听大家如何看待如何避免晶振的谐波辐射问题(晶振布局位置、芯片供电电压、电缆长度)?感谢!

五级会员(50)

Rank: 5

2#
发表于 2019-9-30 16:11 | 只看该作者
晶体下方不要布地,走线包地,加22P或33P电容, 电容到地路径要短。晶体引出的两根时种线也要短,不形成天线。

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

3#
发表于 2019-9-30 16:11 | 只看该作者
输出串电阻。

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

4#
发表于 2019-9-30 16:11 | 只看该作者
晶振下方铺地完整。

三级会员(30)

Rank: 3Rank: 3Rank: 3

5#
发表于 2019-9-30 17:02 | 只看该作者
晶振的环路尽量小,晶振尽量靠近MCU,晶振到MCU的走线尽量短

三级会员(30)

Rank: 3Rank: 3Rank: 3

6#
发表于 2019-9-30 17:06 | 只看该作者
晶振外壳接地,晶振不要靠近板框的位置,即是无法避免也要有1厘米的位置(具体多少忘了,要翻一下书,1厘米应该足够了),晶振下方不要走线等等,还有好多需要注意的地方

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

7#
发表于 2019-10-1 21:17 | 只看该作者
加電阻展頻,讓頻率不那麼準3 l; {$ q% R- E) r" L' Q9 M$ _

点评

加电阻可以展频吗?加在哪里  详情 回复 发表于 2019-10-7 21:52

三级会员(30)

Rank: 3Rank: 3Rank: 3

8#
发表于 2019-10-4 14:06 | 只看该作者
:):)

二级会员(20)

Rank: 2Rank: 2

9#
发表于 2019-10-6 21:13 | 只看该作者
r如果是不用的拐角,尽量匹配电阻接地,别悬空

二级会员(20)

Rank: 2Rank: 2

10#
发表于 2019-10-7 21:52 | 只看该作者
wu6886 发表于 2019-10-1 21:17
* I" x1 Z  C3 s' R9 b7 Y加電阻展頻,讓頻率不那麼準

9 V' m' b+ g$ d, |, l/ @8 {2 A加电阻可以展频吗?加在哪里
9 F7 L4 t& t1 ]. [
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-10-10 16:32 , Processed in 0.078125 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表
抢庄牌九网站